Oberflächen einer Leiterplatte

zurück zum Index

Betrachtet man ganz allgemein die Oberfläche einer Leiterplatte, oder besser mehrerer verschiedener Leiterplatten, erkennt man schnell, dass diese aus einer Vielzahl unterschiedlichster Materialien bestehen kann. Man erkennt Farblacke, Kupferbahnen, Lötstopplacke, Carbon, Zinn oder auch Gold. Doch Vorsicht - wird von der Leiterplattenoberfläche gesprochen, meint man hierbei zumeist die Materialzusammensetzung der offen liegenden leitfähigen Komponenten des Signalweges oder anders, der Leiterbildstruktur der Leiterplatte. Nicht gemeint sind hingegen Lötstoppdrucke, Viadrucke oder Bestückungsdrucke. Zwar sind diese im Auge des nicht unterwiesenen Betrachters auf der Oberfläche der Leiterplatte, werden allerdings gesondert eingestuft und entsprechend betrachtet.

Nun da wir diese Festlegung getroffen haben, sollte meiner Leserschar der Gedanke naheliegen, dass die Art der Oberfläche den ein oder anderen Einfluss auf bestimmte Eigenschaften der Leiterbildstruktur nehmen kann. Spätestens nach diesem kleinem Denkanstoss sollte jedem klar sein, dass je nach eingesetztem Material (z.B. Zinn, Gold, Silber o. ä.) beispielsweise Einfluss auf die Stromtragfähigkeit, die Qualität und Möglichkeiten nachfolgender Prozessschritte (Löten, Bonden, ...) oder Schutz vor Umwelteinflüssen (verbesserte Korrosionseigenschaften) bei erhöhten Lageranforderungen genommen werden kann. Nahezu selbstredend ist die Tatsache, dass spätere Prozessschritte der Verbindungstechnik (Lötvorgang der Bauelemente) die Art der notwendigen Oberflächenbehandlung vorgeben und nicht etwa umgekehrt, die Art der Oberfläche die nachfolgende Verbindungstechnik diktiert.

Einige aktuelle Oberflächenauswahlmöglichkeiten und deren Eignungen:

Oberflächenbehandlung	Oberflächen-Kürzel	Empfehlung für SMT	Eignung zum Löten
Bleifreie Heißluftverzinnung	LF-HAL	mittel	mittel
Bleihaltige Heißluftverzinnung	HAL SnPb	mittel	mittel
Chemisch Nickel/Gold	ENIG	gut	gut
Chemisch Zinn	ISn	gut	mittel
Chemisch Silber	IAg	gut	gut
Chemisch Nickel/Palladium	EG	gut	gut
Organische Schutzpassivierung	OSP	gut	mittel

Oberflächen haben Einfluss auf:

• mögliche Fügetechniken (z.B. Löten, Bonden, Einpresstechnik)
• Lagerfähigkeit
• Widerstand gegen Umwelteinflüsse (Oxidation, UV-Beständigkeit, ...)
• Lötfähigkeit nach mehreren Erwärmungszyklen
• Koplanarität (z.B. ist HAL für BGA-Bauelemente ungeeignet Link)
• Hochfrequenzeigenschaften
• Kosten
• ...

Eine Falle für die Neueinsteiger ist die Annahme, dass der Aufbau einer Leiterplatte nur aus etwas FR4 und einigen mehr oder wenigen Schichten eingepresstem Kupfer besteht, welches immer genau 18µm, 35µm, 70µm oder 105µm dick ist. Bei diesen Schichtdicken handelt es sich allenfalls um einen Richtwert zur vereinfachten Kommunikation oder als Berechnungsgrundlage. Doch wie sieht ein praktischerer Ansatz für den Aufbau der Leiterbildstruktur aus? Wie ist das Ganze mit den verschiedenen Prozessschritten während der Herstellung vereinbar?
Nun - das kann man nicht mal eben mit zwei Sätzen erklären. Man muß sich allerdings klar machen, dass die Erzeugung bzw. Gewinnung des Leiterabbildes mehrerer Prozessschritte bedarf. Hierzu zählen das Auftragen und Entfernen verschiedener Resists (als Ätzschutz), das Abschruppen oder mechanisches Bürsten, das Ätzen selbst oder auch das mehrmalige Waschen der Leiterplatte. Würde man eine 35µm dicke Kupferschicht derartigen Einflüssen aussetzen, bliebe am Ende nicht viel davon übrig. Ein Disaster und wirtschaftlicher Totalschaden. Eine gesicherte Berechnung während der Designphase wäre kaum möglich.

Hinweis vorab: Es besteht die Möglichkeit der Einbringung von weitaus mächtigeren Kupferschichten als im folgenden angegeben, dem sogenannten Dickkupfer - dies soll an dieser Stelle allerdings nicht betrachtet werden. Ebenfalls wird an dieser Stelle nicht der weitaus umfangreichere Herstellungsprozess einer Leiterplatte beschrieben. Es wird lediglich ein unvollständiger Einblick angenommen. In einem weiteren Kapitel wird später auch der Herstellungsprozess beschrieben werden.

Der Hersteller nimmt also zu Beginn eine wesentlich dünnere Kupferschicht, das sogenannte Basiskupfer. Erhältlich ist dies in den üblichen Abstufungen von 5, 9, 17, 35, 70 µm und weiteren. Nach einigen anderen Zwischenschritten, erfolgt das Auftragen einer Kontaktierungsschicht im Bereich von 8 ... 12µm. Gegen Ende des Prozessierens erfolgt nochmals ein letztes Auftragen einer Nachverstärkungsschicht. Man spricht hierbei auch vom sogenannten Leiterbildaufbau, bei welchem nochmals zwischen 17 und 30 µm aufgetragen werden. Alles in allem bedeutet das, dass bei einer gewünschten und kalkulierten Enddicke von 35µm am Ende eigentlich von etwa 51µm gesprochen werden muß (Mittelwert: Basiskupfer 17µm + DK-Cu 10µm + LBA-Cu 24µm). Es sei darauf hingewiesen, dass dies lediglich die eigentlichen Kupferbahnen und -flächen betrifft. Wir reden an dieser Stelle noch nicht von der abschließenden Oberflächenbehandlung (z. B. HAL). Diese Oberflächenbehandlung würde sich im Anschluss angliedern.

Betrachtet man die Leiterplatte im Querschnitt (auch: Schliffbild), wozu die folgenden sinnbildlichen Darstellungen herangezogen werden können, versteht man den Aufbau recht schnell. Im Weiteren wollen wir die Abbildungen allerdings nicht nur für sich betrachten, sondern auch miteinander vergleichen. Bilder sagen mehr als tausend Worte und prägen sich meistens besser ein.
Betrachten wir die erste Abbildung, erkennt man recht intuitiv die verschiedenen Hauptschichten einer Leiterplatte. Das Basismaterial bzw. der Kern dient als Trägermaterial der Folien des Basiskupfers (engl.: raw copper). Es wurde bereits festgestellt, das der Verlauf des Fertigungsprozesses, das Aufbringen des Ätzresists mit anschließendem Ätzvorgang notwendig macht. Im darauffolgendem Galvano-schritt wird - wie der Name schon vermuten lässt - das sogenannte Kontaktierkupfer in einem Galvanobad aufgebracht. Mehr oder weniger folgt dann noch das Auftragen des Lötstopplackes. Die einzelnen Schritte und Zwischenschritte werden an anderer Stelle bereits ausführlich dargestellt. Diese Kurzbeschreibung soll zur Erfassung der eigentlichen Artikelüberschrift genügen.
Zur Erinnerung soll jedoch angemerkt werden, dass die Lötstoppmaske überall aufgetragen wird, mit Ausnahme aller freigestellten Flächen, wie Anschlußpads, Bohrungen oder sonstige vom Leiterplattendesigner einbezogenen Konstrukte. Anders gesprochen bedeutet dies, dass das Negativ der designten Lötstoppmaske offenliegendes Kupfer verursacht. Jeder der schon mal herumliegende Kupferrohre gesehen hat, kennt die darauf befindliche (auch grüne) Kupferpatina. Diese bildet sich früher oder später auf jedem Stück Kupfer aus, für den Fall, dass es der Umwelt schutzlos ausgesetzt ist. Dem Einem oder Anderem sind sicherlich auch die Lötversuche oder zumindest schlechten Lötergebnisse in Erinnerung geblieben, wenn man versucht hat eine alte Lochrasterleiterplatte für einen Prototypaufbau zu verwenden. Zu schlecht sind manchmal die Lagerbedingungen in Schreibtischen, Laboratorien oder Hobbykellern. Erst ein Aufrauhen half hier oftmals - oh Wunder. Natürlich ist das Aufrauhen kein probates Mittel für eine industriell genutzte Leiterplatte, da es sich hierbei selbstverständlich um ein span-abhebendes Verfahren handelt (Welche Schichtdicke hat man noch nach dem Schleifen?)
Also muß ein Weg gefunden werden die Leiterplatte "haltbar" oder besser lagerfähig zu machen.
Fassen wir kurz zusammen:
Die Aussage im zurückliegenden Absatz war: schutzlos und ein mechanischer Abtrag vor Weiterverarbeitung / Bestückungsprozess kommt ohne hin nicht in Frage. Die Lösung ist also das offenliegende Kupfer mittels einer robusteren Schicht abzudecken und zu schützen. So sollte sich die Lagerfähigkeit und Wiederstandsfähigkeit gegen Umwelteinflüsse verbessern, bei gleichzeitiger Konstanz oder idealerweise Verbesserung der Lötbarkeit. Prinzipiell wird dies durch einige wenige Prozessarten erreicht, welche nun im Anschluß dargestellt werden. Es handelt sich dabei um das sogenannte Heißluftverzinnen (HAL), um chemische und um galvanische Abscheidungsprozesse(Galvanik). Als eine neuere Methode kann noch die organische Passivierung benannt werden. Es ist nicht notwendig jeden Oberflächenabschluß mit Bild darzustellen. Wichtig ist die Erkenntnis der Vor- und Nachteile der Hauptbearbeitungsmöglichkeiten. Andere Unterarten bauen lediglich darauf auf, unterscheiden sich jedoch in ihrer materiellen Zusammensetzung.

HA(S)L = Hot Air (Solder) Leveling

Beispiel für HAL-Verzinnung

Unter dem Begriff der HAL-Verzinnung versteht man die Art des Auftragens einer Lotbeschichtung und gilt nach wie vor als der Oberflächenklassiker. Aktuell ist die Verbreitung jedoch aufgrund der verbesserten Wirtschaflichkeit anderer Oberflächen und gewachsenen Ansprüchen aktueller Gehäuseformen stark rückläufig. Bei der Heißluftverzinnung wird die Leiterplatte in ein Bad mit geschmolzenem Lot verbracht. Bei einem darauffolgenden Prozessschritt, wird das überschüssige Lot durch heisse Druckluft bzw. auch Dampf entfernt. Nur auf den vorher freiliegenden Kupferflächen bleibt somit Lot zurück. Prozessbedingt handelt es sich zwar um eine recht kostengünstige Oberflächenbeschichtung, allerdings bringt diese Technologieart auch gewisse Nachteile mit sich. Eine große Schwachstelle ist die sichere Benetzung von durchkontaktierten Bohrhülsen mit ausreichend Lot. Hier ist das Verhältnis von Leiterplattendicke zu Bohrdurchmesser zu beachten (aspect ratio). Wird dies im Designprozess nicht beachtet oder unterschritten, kann sich nicht genügend Lot innerhalb der Bohrhülse anlagern, bzw. können Löcher auch oberflächlich verschlossen werden. Ein Ausschlusskriterium für HAL-Verzinnung stellen Blindvias dar. Die Tatsache, dass die Leiterplatte in ein Tauchbad mit flüssigem Lot prozessiert wird und anschliessend einer Heißluftbehandlung unterworfen wird bedeutet, dass die Leiterplatte bereits während der Herstellung einem ersten thermischen Stress unterzogen wird. Materialabhängig kann dies zu Problemen (Delaminierung) oder zu einer eingeschränkten Lebensdauer führen. Prozessbedingt führt die Oberflächenbehandlung zu großen Problemen bei der Koplanarität der Anschlussflächen. Aus diesem Grund sind aktuelle Ansprüche der Bauteile (Miniaturisierungsentwicklungen) kaum mit HAL-Verzinnung realisierbar. Die Bauteil- und Lotpastenschablonenauflage wird durch Höhenunterschiede bis zu 40µm stark gestört oder erschwert - ja sogar unmöglich gemacht. Bei den vielen und teilweise auch schwer wiegenden Nachteilen könnte man die HAL-Verzinnung ansich in Frage stellen. Jedoch handelt es sich nach wie vor um eine kostengünstige und zuverlässige Oberfläche (auch hinsichtlich der Lagerfähigkeit), die vielleicht nicht mehr den Stellenwert aus den Anfangsjahren besitzt, aber immer noch ihre Daseinsberechtigung verteidigt.
Die IPC-2221B schreibt vor, dass das Beschichtungslot der J-STD-006 entsprechen muß, außer der Designer legt ein bestimmtes Lot fest. Interessant ist noch die Angabe, dass die Qualität der Beschichtungsausprägung nicht von der Dicke und der gleichmässigen Verteilung des Beschichtungslotes abhängig ist. Alleinig die Beurteilung der Lötbarkeit (J-STD-003) ist hier ausschlaggebend. So schließt sich der Kreis zu obiger Tabelle, in welcher die verschiedenen Oberflächen der Lötbarkeit gegenübergestellt wurden.

Beispiel für chemisch beschichtete Leiterplatte (hier: ENIG)

zurück zum Index