Platine mit bedrahteten Bauteilen
Die Enstehungsgeschichte im Überblick
JahrBeschreibung
01/2013Ideenfindung
02/2013Erstellung der Hauptseite
02/2013Neue Artikel hinzugefügt
05/2013Viele neue Gestaltungsmerkmale ergänzt
Shop el~pa~bo wird integriert
Das Ende der Tabelle ist noch lange nicht erreicht

Checkliste Leiterplatte

Die Chroniken einer Leiterplatte



Zweck dieses Artikels

Dieser Artikel beschreibt die prägnantesten Design Guidelines zur Entstehung einer Leiterplatte. Es ist nicht das Ziel einen umfassenden Artikel darzustellen, sondern lediglich die wichtigsten Punkte anzusprechen. Detaillierte Einblicke liefern die entsprechenden Kapitel zur Leiterplattentechnik.

Schaltplan

Der übergebene Schaltplan, Angaben im Pflichten-/Lastenheft (wenn notwendig und vorhanden) oder sonstige vorab festgehaltene Charakteristiken einer Leiterplatte dienen dem Leiterplattendesigner als Basis seiner Arbeit. Zu Recht wird dem Schaltplan eine entscheidende Bedeutung zugeschrieben. Er enthält neben der Art der Bauteile und der Verbindung der Anschlusspins Informationen zu Spacing-Klassen, Route Codes oder ähnlichen Eigenschaften der Leiterplatte. Entscheidend ist also nicht nur, dass es Verbindungen zwischen den Anschlusspins gibt, sondern wie die Eigenschaften dieser Verbindungen aussehen sollen - sogenannte constraints. Es ist durchaus sinnvoll, dass der Entwickler beispielsweise die minimalen, maximalen oder optimalen Leitungsquerschnitte festlegt. Ansonsten würde diese Aufgabe dem Leiterplattendesigner übertragen. Dies mag eventuell in diversen Firmen unterschiedlich gehandhabt werden, jedoch empfiehlt es sich dies zumindest durch eine Zusammenarbeit zwischen Entwickler und Leiterplattendesigner (manchmal ist dies auch ein und dieselbe Person) zu bearbeiten. Bemerkung: Bereits zu diesem frühen Zeitpunkt sollten alle verwendeten Bauteile in die Bibliothek eingefügt sein und deren Verwendbarkeit verifiziert sein. Ganz genau genommen, sollte dies bereits vor Beginn der Schalplanerarbeitung abgeschlossen sein. Natürlich kann dies durch die Gewinnunug neuer Erkenntnisse und der Notwendigkeit neue Bauteile in neue Schaltungsentwürfe einzuarbeiten nicht immer eingehalten werden.

Layerstack und allgemeines Setup

Einer der wichtigsten Punkte des einleitenden Setups zum Projektstart, ist die Festlegung des Maßsystems ( metrisch oder imperial) und der Einprägung des m.n-Systems (Nachkommastellen und Eigenschaftsdefinition der Koordinatenangabe) in das Design. Die Definition des Layerstacks (Lagenaufbau) muss vor Beginn aller Arbeiten an einer Leiterplatte vorgenommen werden. Die Information des Lagenaufbau's wird für viele darauf aufbauende Eigenschaften benötigt. Zu diesem Zeitpunkt ist es unablässig, dass sich Schaltplanentwickler, Leiterplattendesigner und Hersteller in einem gegenseitigen Informationsaustausch befinden. Oftmals genügen hier zwar online verfügbare Informationen, doch sollte man immer auch einen persönlichen Kontakt zum Hersteller seines Vertrauens pflegen. Die Erfahrung, Herstellungsvoraussetzungen oder -möglichkeiten kennt dieser selbst nun mal am besten. Layerstack und Via-Definition werden beispielsweise mit den Möglichkeiten des Herstellers abgeglichen - Stichwort Aspect Ratio, also das Verhältnis von Bohrlochdurchmesser zu Bohrlochtiefe. Solche Angaben müssen unbedingt vor Arbeitsbeginn in Erfahrung gebracht werden und in den Designprozess von Anfang an einfließen. Eine Nachbearbeitung kann sonst mit erheblichen Kosten und Mühen verbunden sein. Natürlich ist dies nur ein kleiner vorzunehmender Teil der Arbeit zum Designstartzeitpunkt. Jedoch ist es wichtig sich von Anfang an eine gewisse umfassende und strukturierte Arbeitsweise anzugewöhnen, um vor Überraschungen möglichst geschützt zu sein. Es ist ein guter Ratschlag, sich frühzeitig Gedanken zu den erwarteten Kosten (Kostenvoranschlag), verwendbaren Materialien, Power Planes (oder Schirmflächen) oder allgemeinen technischen Notwendigkeiten (definierter Lagenaufbau für impedanzkontrollierte Signale, etc.) zu machen. Alle zusammengetragenen Fakten und Spezifikationen sollten zu diesem Zeitpunkt mit dem beteiligten Personenkreis abgestimmt und schriftlich festgehalten werden. Zumindest an dieser Stelle müssen alle angestrebten LP-Eigenschaften bekannt und fixiert sein. Das Wort „alle“ bedeutet hierbei tatsächlich alle im Entstehungs- und Lebenszyklus einer Leiterplatte stattfindenden Prozess- oder Nutzungsschritte wie Signalübertragungseigenschaften, Herstellung, Bauteilbeschaffung, Lötprozesse, Montage- und Prüfkosten, Baugruppentests oder sonstige Charakteristika. Alle offenen Fragen sollten also (mindestens) zu diesem Zeitpunkt auch eine Antwort besitzen. Dies ist wichtig und immer anzustreben (Wenn überhaupt, kann man im privaten Sektor eventuell davon absehen – doch selbst hier ist dies nicht empfehlenswert!)!!



Die folgenden Themenpunkte können bei weitem nicht alle zu bedenkenden Gestaltungsmerkmale einer Leiterplatte abdecken oder diese pauschalisiert betrachten! Eine wichtige gestalterische Informationsquelle eines jeglichen Leiterplattendesign sind Layoutvorgaben, Layoutempfehlungen oder Guidelines des (Bauteil-) Herstellers. Diese sollte man wenigstens zur Kenntnis genommen haben!



Platzierung

Vor dem Ausformen des Leiterbildes geht es an das Platzieren der Bauelemente. Zu Beginn sollte man also die äußere Form (board outline) der Leiterplatte festlegen, etwaig vorhandene Sperrflächen (no routing/placing area's o. ä.) und soweit vorhanden, alle mechanischen Merkmale (Bohrungen, Ausfräsungen und weitere) in die Baugruppe einfließen lassen. Danach werden kritische Bauteile (z. B. Prozessor) und Verbindungen zur Außenwelt wie Steckleisten platziert. Es folgen letztlich alle Peripheriebauteile. Bei der Platzierung eines Prozessors ist es wichtig sich auch über impedanzkontrollierte Signalwege Gedanken zu machen. Kurze Stub-freie und mit möglichst wenig Impedanzsprüngen (z. B. durch Via's oder Abstandsänderungen der Leiterbahnen) versehene Signalwege sollten unbedingt bereits jetzt gut durchdacht werden. Auch eventuell vorhandene galvanisch getrennte Signalbereiche sollten frühzeitig definiert und eingeplant werden.

... von Taktgebern (Crystal, Oscillator)

Derart empfindlich auf Temperaturschwankungen, Schwankungen der Versorgungsspannung oder umgebende Rauschquellen reagierende Bauteile sollten als nächstes möglichst prozessornah platziert werden. Hier geht es tatsächlich um jeden Millimeter. Von einer Verwendung von Sockeln sollte man absehen. Diese bringen eine zusätzliche Induktivität mit sich mit. Andere Routes sollten die Signalwege aller Clock-Quellen möglichst niemals kreuzen und zur Vermeidung von Übersprecheffekten (Crosstalk) auch einen fixen Abstand (3W-Regel: 3fache Leiterbahnbreite als Abstand zu anderen Signalen) nicht unterschreiten.

... der Leitungsterminierung

Eine Vielzahl von Signalverbindungen müssen terminiert werden, um leitungsgebundene Reflexionen zu vermeiden. Hierfür gibt es mehrere Methoden, welche zumindest meist mittels zusätzlich in die Signalwege eingearbeiteten disketen Bauteilkombinationen (R/C) vorgenommen werden. Erklärt werden diese Terminierungsarten in einem separaten Kapitel (Link dahin folgt noch). Derartige Terminierungswiderstände sollten so nah wie möglich an den Signalquellen platziert werden (abhängig von Terminierungsart, die gebräuchlichste ist allerdings die Serienterminierung mittels eines Serienwiderstandes im Bereich einiger weniger Ohm - oft 33Ohm).

... von Abblock-Kondensatoren

Die Versorgungsspannung, beispielsweise eines Prozessors / Controllers, kann gewissen Schwankungen unterliegen. Solche Schwankungen enstehen durch unterschiedlichste Vorkommnisse, wie zum Beispiel Anstieg des Strombedarfs durch Erhöhung der aktuellen Rechenleistung (Ansteuerung mehrerer Ausgangspins, Analogwertwandlung, Aufbau einer Kommunikation, Vielzahl von internen Berechnungen oder sonstiges) aber auch der Anstieg des Strombedarfs weiterer Bauteile der Gesamtschaltung können Schwankungen in der Versorgungsspannung verursachen. Schafft es also die Spannungsquelle nicht allen Bauteilen zu jeder Zeit genügend Energie zur Verfügung zu stellen oder befinden sich viele Störungen auf der Spannungsversorgung, muss ein Weg gefunden werden dies an jedem IC positiv zu beeinflussen. Dies geschieht in der Praxis durch Abblockkondensatoren. Die in ihnen gespeicherte Energie gleicht kurzzeitige Schwankungen aus und sorgt so für eine geglättet erscheinende, rippelfreie Versorgungsspannung. Schaut man sich das Datenblatt eines Prozessors näher an, kann man oftmals eine Vielzahl separater Versorgungsspannungspins erkennen. Hier erhält jeder Anschluss wenigstens einen eigenen Abblockkondensator (meist im Bereich einiger nF) - wie immer so nah wie nur irgend möglich am Pin platziert. Bei der Platzierung und dem anschließenden Routing sollte die Versorgungsspannung vorzugsweise zuerst zum/über den Abblockkondensator und von dort aus zum Versorgungsspannungspin des IC's geführt werden. Im Übrigen bildet ein sauber durchdachtes Multilayersystem mit Versorgungsspannungslagen ebenfalls einen Abblock-C nach - sollte (und kann) aber nicht die Kondensatoren an jedem IC ersetzen - lediglich ergänzen! Bei der Wahl der Kapazität wählt man vorzugsweise oftmals eine Kombination aus einem hohen (einige µF, großes Energiereservoir, langsame Energieabgabe) und parallelem niedrigen Wert (einige nF, geringes Energiereservoir, schnelle Energieabgabe). Kondensatoren mit hohen Kapazitätswerten können die in Ihnen gespeicherte Energie nicht so schnell abgeben, wie Kondensatoren mit kleinen Werten. Aus diesem Grund sollten die Kondensatoren mit kleinen Werten näher an den vorgesehenen Pins platziert werden als die höheren Werte.

...shinweise sonstiger Bauteile

Kondensatoren (MLCC)

Um die Biegebeanspruchung und damit Bruchgefahr von MLCC (Kondensatoren) zu verringern, sollten diese in ihrer Bauform so klein wie möglich gehalten werden und nicht näher als 5mm vom Platinenrand platziert sein. Große Biegekräfte bestehen im nahem Umfeld von Steckern - hier sollte also auf MLCC-Bauteile verzichtet werden.

Prozessoren

Um den Bestückungsvorgang oder eventuell notwendige Rework-Prozesse nicht unnötig zu erschweren, sollte bei der Platzierung von Prozessoren (z. B. BGA-Gehäuse) eine umlaufende Freistellung (no Placement area) von etwa 5mm eingerichtet werden. Auf diese Weise gewährt man Bestückungsköpfen oder anderen "Werkzeugen" einen besseren Zugang zum dedizierten Bereich. Der umgebene Platz ist nicht verloren. Er kann beispielsweise für die Unterbringung von Vias (Stichwort Fan-out), Abblockkondensatoren oder anderen Filterelementen genutzt werden.

Routing

Das Routing der Signale beginnt mit den kritischen Signalen. Dazu ist es am besten, wenn man sich Gedanken zu der Art aller vorkommenden Signale Gedanken macht und diese in einer gedanklichen Liste einstuft. Die höchste Priorisierung wird allen spannungsversorgenden Signalen und high speed Signalen zugeordnet. Deren Eigenschaften (Längenabgleich, Abstand zur Referenzlage, Leiterbahnbreite) können ohne umliegend bereits geroutete Signale am besten eingehalten werden.

...der Spannungsversorgung

Bei der Ausführung des Routings der Spannungsversorgungsanschlüsse in einer Schaltung, sollte sich frühzeitig Gedanken über deren Auslegung gemacht werden. Hierzu wird unterschieden, ob man die Verbindungen mittels normalen Routes ausführt oder dafür Power Planes vorsieht. Power planes können vollflächig ausgeführt oder potentialgerichtet separiert sein (sog. split planes). Um unter anderem einen sauberen impedanzarmen Groundanschluss zu ermöglichen, sollte eine GND-Fläche möglichst die gesamte Fläche einer Leiterplatte überstreichen. Bei Verwendung von split planes überstreichen Spannungspotentialflächen nur etwaig benötigte Bereiche einer Leiterplatte (z. B. 3.3V, 5V, 24V extern, Analog/Digitalbereiche oder ähnliches).

... von Clock Signalen

Zur Synchronisierung bei der Datenkommunikation bzw. Datenübertragung zwischen einzelnen Funktionsblöcken werden Clock-Signale verwendet. Erhebt man für sich den Anspruch Clocksignale richtig zu routen, muß man sich zwangsläufig der Tatsache bewußt sein, dass Clocksignale andere Eigenschaften besitzen als beispielsweise einfache IO-Signale. Beim Routing sollte stehts beachtet werden, dass unterschiedliche Route-Längen die Quelle für Differenzen in Signallaufzeiten sind. Äußern kann sich dies als tatsächlicher Zeitversatz zwischen 2 oder mehreren getriebenen Clocks oder auch als verspätetes "Eintreffen" des Clocks (Delay) am betrachteten Bauteil.

Clocksignale sollten stets von anderen Signalen nach der 3W-Regel (3fache Leiterbahnbreite als Abstand zu anderen Signalen) geroutet werden. Crosstalk und kapazitive Kopplung wird dadurch auf ein Minimum reduziert. Wie immer bei kritischen Signalen, sind auch hier Lagenwechsel äußerst vorsichtig einzusetzen. Jede verwendete Via erhöht die Leitungsinduktivität um einige nH (1...5nH).

... von LCD Signalen

Signale für einfache LC-Display's (kurz LCD) - etwas in der Art 2x16 Zeilen oder ähnliches - sind beim Layout sicherlich recht unbedarft zu designen. Selbstverständlich ist auch bereits bei diesen einfachen Standarddisplays auf gewisse Grundsätze zu achten, welche als absolutes "Ohnehin-Beachtet-Kriterium" oder "Layout-Ein-Mal-Eins" angenommen werden dürfen. Beispielsweise gehöhren Vorüberlegungen wie das Festlegen der Leiterbahnbreiten für die Hintergrundbeleuchtung (und normalen Steuersignalen) dazu, die Platzierung des Übergabesteckers, die Abstandswahrung zu anderen empfindlichen Schaltungsteilen oder auch schon die zumindest ungefähr gleich langen Leiterbahnlängen der Steuerleitungen dazu - auch wenn es sich nicht um wirklich schnell wechselnde High-Speed-Signale handelt, gehört dies zu einer sauberen Vorgehensweise. Anders sieht es bei entsprechend parallel verarbeitenden LC-Displays aus. Hier müssen Leitungen (Leiterbahnen) bereits so kurz wie möglich gehalten werden, auf den Längenabgleich (length matching) aller Signale ist ebenfalls das Hauptaugenmerk zu richten. Auf diese Weise sorgt der Leiterplattendesigner dafür, dass alle Signale zur weiteren Verarbeitung zum gleichen Zeitpunkt zur Verfügung stehen, bzw. es nicht zu Signal-Fehlinterpretationen kommen kann. Es schreit erst recht nach Beachtung für den Fall, dass zusätzlich auch Clock-Signale übertragen werden. Zwar sind Display-Signale im allgemeinen nicht impedanzkontrolliert, jedoch gilt es als positive Vorgehensweise, alle Signale nach Möglichkeit als "Single end" mit einer Impedanz von 50 Ohm auszuführen. Zur sorgfältigen Layoutgestaltung gehört hier ebenfalls eine durchgehende Groundfläche zum zugehörigen Layer.

... von USB

Die Layoutgestaltung von USB-Schaltungsteilen kann ganze Abhandlungen füllen. Daher wird diesem Teil ein eigenes Kapitel folgen. Sowie es verfügbar ist, wird an dieser Stelle ein Link zu finden sein. Bis dahin sei jedoch festgehalten, dass es sich laut USB-Spezifikation um differentielle Signale handelt, welche mit einer Impedanz von 90 Ohm auszuführen sind. Um eine gleichmässige Leitungsimpedanz garantieren zu können, ist wie bei dieser Art von Signalen üblich, auf length matching bei gleichzeitig homogenen spacing zu achten. Ein unterbrechungsfreier durchgehender Bezugslayer muß über die gesamte Länge der Routes hinweg vorhanden sein. Schutz vor Übersprechen bietet ein ausreichend großer Abstand zu anderen Signalen. Es ist als Mindestmaßnahme die 3W-Regel anzuwenden. Dies gilt als Schutzmaßnahme um die eigene Signalübertragung nicht zu gefährden und keinen Einfluß auf andere benachbarte Signale auszuüben. Der Platzierung von Entstör- und Schutzelementen im Signalweg und der Spannungsversorgung ist ein hohes Maß an Beachtung zu schenken. Routes sollten mit möglichst wenig, am besten mit gar keinen Via's designt werden. Jeder Lagenwechsel führt zu einer Verschlechterung/Beeinflussung des Signals. Jede Via hat einen Widerstand, eine Kapazität und eine Induktivität und hat damit Einwirkung auf das zu übertragende Signal. Zusätzlich hat eine Via einen gewissen Platzbedarf. Ein Lagenwechsel führt unweigerlich zu einer Aufweitung des Abstandes der beiden differentiellen Signale, somit zu einem Impedanzsprung und letzten Endes zu einer Signalverfälschung / Reflektion. Hat man diese Punkte schon beachtet, ist man auf einem guten Weg und kann fast eine saubere störunanfällige Kommunikation erwarten. Es ist eine gute Herangehensweise, die beiden Signale durch eine GND-Guardelektrode zu umrahmen. Da die USB-Signale möglichst auf der "Top Side" geroutet werden, befindet sich die Guardelektrode ebenfalls auf der Primärseite. Mittels Via's sollte mindestens alle 2.5mm eine Verbindung zum darunterliegenden GND-Bezugslayer hergestellt werden. Auf diese Weise kann die elektromagnetische Verträglichkeit entscheidend verbessert werden.

... von Ethernet

... von Analogwertwandlungen

...und allgemeine Hinweise zum Routing

Verifizierung

post process





Nach oben



Quickinfo Designtipps:

  • tbd
  • tbd
  • tbd